This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 L 21/56

Seq. No. for Official Use: X-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SHO 60-148864, July 5, 1985

DVENTOR : Trunco KAMATA, NEC Temagrate, Ltd.

4-12-12 Ritemachi, Yamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCRIEAPA, Patent Agent

MESER OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Mile of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

. 2. <u>Clain</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor thip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming thips, or setting the semiconductor thips on a ceramic part, connecting the wires, and encapsulating with resin-

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and inmobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Mg. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



,

@公開特許公報(A)

昭62-9639

@Int.Cl.

識別記号

厅内整理番号

❷公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

響査請求 未請求 発明の数 1 (全2頁)

公発明の名称 半導体装置の製造方法

到特 顋 昭60-148864

会出 既昭60(1985)7月5日

母 明 者 既 侯 常 郎 和出 四 人 山形日本電気株式会社

山形市北町 4 丁目12番12号 山形日本電気株式会社内

山形市北町 4 丁目12番12号

②出 即 人 山形日本電気存気会在 ②代 理 人 弁理士 内 原 晋

料 組 事

2 発明の名称 半導体装置の製造方法

2 特許用求の貸回

パターンニングされた記録を有するプリント記録当板化牛等体チャブを搭取し、放半線体チャブ の電板と鉄記記録との記録を行い、側距割止後と れを切断分離することを考察とする半線体装置の 製造方法。

3. 発明の詳細な説明

(食芸上の利用分計)

本発明は、半導体機像の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのチェ ブ都品を信須度率くかつ安価に提供するものであ る。

(女朱の技術)

.

女夫、との我の牛選外チャブ飛品は、パンテン

グされたリードフレームド半退体ペレットを搭数・ 結題を行ったのち、リード形状の加工を行いナッ ブ形状ドナるものや、セラミック配品ド半級体ペ レットを搭載・銃艇し披露剣止するものがある。 (契例必須快しようとする問題点)

在来の製法に書づくものは、和本の列では対止 技にリード加工を行うために制造性等の形で劣化 が見られる外、形状寸法のパラフキが大をいとい う欠点があり、実装工程でのトラブルの景間となっている。

又、後者の供では、材料が高値である事の外に 材料高値の寸法パランキ、剣止寸任パランキが大 をいという欠点があり、十はり英葉工程でのトラ ブルの毎回となっている。

(問題点を無決するための手数)

本税明は、あらかじむま子供がに合致したパターシェンタを施したプリント配割が紙に牛派はペレットを搭載し、必要な内部配離を行い、その依然子面を報面で創止し、しかる後側止例プリント配割が紙を切断分離し、個4の牛派は菓子に分類

するものである。との形、太子の女気が行の原安 ヤマーキング本の工程は切断・分割の新せいずれ でもよく、太子は近やプロセスの最美化ドネタ展 もやりやすい工程で行えばよい。

(実施例)

次に、本発明について図面を参照して取物する。 第1回は完成した最低の傾面及び断面を表わしている。第2回以は本版をの組立に用いるブリント配影番板の傾断面図、何図(B)はとのブリント配器帯板の平面部分図である。以降図面にない根立工程を収明する。

プリント配施書板1ド半線体ペレット3をソルデー2で取りつけ固定し、ポンディンダワイヤー4で移動する。この様子を第3間に示す。次に、電子面を制度5で割止する。割止は全面でも部分的に行ってもよい。第4個にこれを示す。是後に電子を切断分離し完成品となる。この様子を第5個に示す。切断はスルーホールの中央部を正確に行う事により、裏面の実低用コンタクトとの連絡を扱うことなく分離出来る。

1 ……ブリント配知茶板、2 ……マウントソルダー、3 ……半導体ペレット、4 ……ポンディングワイヤー、5 ……剣止出籍。

代單人 并理士 內 底

(夕明の効を)

以上辞明したほに、本質明によれば加工程度が 再く品質のよい、小型リードレステップと・リア 東子が持られる。外形に変更のリード加工による テップキャリアに比較し30~50を小型化する平 ができ、今後の小型化芝向にも十分対応できる。 東子は小型のダイメードやトランジスタから、大 形のして1 東子さて広く選用化来、その効果に向 り知れない。

4. 四面の反外な数男

無り菌は本発明の一実現外による牛導体展制の 部分新節を示した質節菌である。

第2回以かよび第2回回はそれぞれプリント配 製茶者の断面かよび平面団である。

(京3的はブリント配製芸術化牛選はペレットを搭載し外配館子と結びした様子を表わしている側面関である。

第4回は半導体ま子面を促進用の能で対止した 様子を表わず断面器である。

